End of Result Set

Generate Collection

L7: Entry 9 of 9

File: DWPI

Aug 30, 1996

DERWENT-ACC-NO: 1996-447395

DERWENT-WEEK: 199645

COPYRIGHT 2003 DERWENT INFORMATION LTD

TITLE: Memory card appts. using SRAM and DRAM - has data <u>buffer</u> switch that alternately switches temporary storage of data in data <u>buffer</u>, which is read by host central processing unit, through control operation of access controller

PATENT-ASSIGNEE: HITACHI LTD (HITA), HITACHI MAXELL KK (HITM)

PRIORITY-DATA: 1995JP-0024943 (February 14, 1995)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 08221312 A

August 30, 1996

006

G06F012/00

APPLICATION-DATA:

PUB-NO

APPL-DATE

APPL-NO

DESCRIPTOR

JP 08221312A

February 14, 1995

1995JP-0024943

INT-CL (IPC): G06 F 12/00; G11 C 16/06

ABSTRACTED-PUB-NO: JP 08221312A

BASIC-ABSTRACT:

The appts. (1) has several $\underline{\text{flash}}$ -type EEPROMs (2) that are controlled by a higher-order controller. A host CPU reads and writes a data through the control process of the higher-order controller. An address and a command read by the CPU, are decoded. An access controller manages the reading and writing of the decoded data in the EEPROM.

The EEPROM can be simultaneously written using the access controller. An address converter (6) transforms an address. A data $\underline{\text{buffer}}$ (7) stores temporarily the data read by the host CPU. A data $\underline{\text{buffer}}$ switch (12) alternately switches the data $\underline{\text{buffer}}$ through the control operation of the access controller.

ADVANTAGE - Provides small data <u>buffer</u> capacity. Reduces circuit scale. Avoids reduction in memory speed even when capacity of data <u>buffer</u> is inadequate. Prevents standby memory operation except in waiting for erasure, by performing <u>simultaneous</u> writing and reading of data to <u>flash</u>-type EEPROM from host CPU.

ABSTRACTED-PUB-NO: JP 08221312A

EQUIVALENT-ABSTRACTS:

CHOSEN-DRAWING: Dwg.1/5

DERWENT-CLASS: T01 EPI-CODES: T01-H01B3;

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-221312

(43)公開日 平成8年(1996)8月30日

(51) Int.Cl. ⁶ G 0 6 F 12/00 G 1 1 C 16/06	識別記号 庁内整理番号 560	FI G06F 12/00 G11C 17/00	技術表示箇所 560B 510C	
		審査請求 未請求 i	請求項の数1 OL (全 6 頁)	
(21)出願番号	特顧平7-24943	(71) 出顧人 000005108	3 日立製作所	
(22)出顧日 平成7年(1995) 2月14日		東京都千	代田区神田駿河台四丁目 6番地	
) セル 株式会社 木市丑寅1丁目1番88号	
		(72)発明者 荒澤 伸	荒澤 伸幸	
			東京都国分寺市東茲ケ魯1丁目280番地 株式会社日立製作所中央研究所内	
		(72)発明者 秋山 靖? 東京都国	告 分寺市東恋ケ窪1丁目280番地	
		株式会社 (74)代理人 弁理士 /	日立製作所中央研究所内	
		(1971年1777年1777年1777年1777年1777年1777年1777	カッパ <i>助力</i> 最終頁に続く	


(54) 【発明の名称】 メモリカード装置

(57)【要約】

【目的】データバッファの容量が不十分でも書き込み速 度が低下しないメモリカード装置を提供する。

【構成】データバッファ7を持つメモリカード装置1において、データバッファ7を複数にし、データバッファ7をアクセスコントローラ5の制御により切り替えるバッファ切り替え回路12を設ける。

【効果】複数のデータバッファ7がバッファ切り替え手段12によって交互に切り替わり、ホストCPUからのデータの読み込みとデータバッファ7からフラッシュ型EPPROM2への書き込みを同時に行うため、消去待ち以外の特機時間が発生しない。



【特許請求の範囲】

【請求項1】上位制御装置の制御下にあり、複数のフラ ッシュ型EEPROMと、上記上位制御装置の制御によりデー タを読み書きするホスト通信手段と、上記ホスト通信手 段を通して読み込んだアドレスやコマンドを解読して、 上記フラッシュ型ŒPROMの読み書きを制御するフラッシ ュ型EEPROM制御手段と、上記フラッシュ型EEPROM制御手 するためにアドレスの変換を行うアドレス変換手段と、 に記憶する一時記憶手段からなるメモリカード装置にお いて、上記一時記憶手段を複数にし、上記一時記憶手段 を上記フラッシュ型EEPROM制御手段の制御により切り替 える切り替え手段を設けたことを特徴とするメモリカー ド装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はメモリ装置に係り、特に フラッシュ型EIPROMへのデータの書き込み制御に関す る。

[0002]

【従来の技術】フラッシュ型CEPROMを用いたメモリカー ド装置は、データ保持用の電源が不要であるため、SR AMやDRAMを用いたメモリカード装置に替わる新し いメモリカード装置として使われており、たとえば図2 に示す構成を有している。

【0003】ここで、メモリカード装置1内のフラッシ ュ型EEPROM 2は、書き込みや消去を行う際に扱うデータ 量に最低単位が定まっており、その単位分のデータが一 括して扱われる。以下の説明では消去単位が書き込み単 30 位の3倍の大きさを持っていると想定しているが、その 限りではない。

【0004】書き込みデータを、ホストインタフェース 4を介してメモリカード装置1内のフラッシュ型EEPROM 2(1)ないし2(3)に書き込む場合、ホストインタ フェースコントローラ3が、ホストインタフェース4を 介して転送されてくるアドレス情報とデータ転送量をア クセスコントローラ5に書き込む。 ホストインタフェー スコントローラ3は、 続いてホストインタフェース4を 介して送られてくる書き込みデータをアクセスコントロ 40 ーラ5に転送する。アクセスコントローラ5はホストイ ンタフェースコントローラ3から送られてくる書き込み データをデータバッファ7に記憶する。ここで、データ バッファ7は、それぞれのフラッシュ型EEPROM2で一回 だけ消去動作を行ったときに確保できる容量以上の大き さを持っている。

【0005】データバッファ7に記憶された書き込みデ ータを高速にフラッシュ型EEPROM2(1)ないし2

(3) に書き込むために、従来は特開平6-119128 号公 報に記載されているように、アクセスコントローラ5内 50 のアドレス変換回路6を用いて選択線8(1)ないし8 (3)を制御し、複数のフラッシュ型EEPROM2(1)な いし2(3)が同時にアクセスできるようにして、書き 込み速度の向上を図っていた。

【0006】図3にデータバッファ7からフラッシュ型 EEPROM2(1)ないし2(3)にデータを書き込む場合 の流れを示す。図3に示すように、たとえばフラッシュ 型ECPROM2(1)のデータを書き込んでいる間にフラッ シュ型EEPROM2(2)にデータ転送を行うことができる 上記ホスト通信手段を通して読み込んだデータを一時的 10 ため、それぞれのフラッシュ型EEPROM2(1)ないし2 (3) にデータを転送して書き込みを行う場合より高速 に書き込みを行うことができる。

[0007]

【発明が解決しようとする課題】前述のような従来技術 を用いることにより、高速に書き込みを行うことができ るが、データバッファ7の容量をそれぞれのフラッシュ 型圧PROM2で一回だけ消去動作を行ったときに確保でき る容量以上持つことができなかった場合、図4に示すよ うに待機時間が発生して書き込み速度が低下してしまう (T1<T2)。しかし、メモリカード装置のような小 型で薄型の装置では、必要なデータバッファ容量を確保 できない場合がある。

【0008】本発明の目的は、データバッファの容量を 十分に確保できない場合でも書き込み速度が低下しない メモリカード装置を提供することにある。

[0009]

20

【課題を解決するための手段】上記の目的を達成するた めに、本発明では、上位制御装置の制御下にあり、複数 のフラッシュ型EEPROMと、上記上位制御装置の制御によ りデータを読み書きするホスト通信手段と、上記ホスト 通信手段を通して読み込んだアドレスやコマンドを解読 して、上記フラッシュ型EEPROMの読み書きを制御するフ ラッシュ型EEPROM制御手段と、上記フラッシュ型EEPROM 制御手段の中にあり上記フラッシュ型EEPROMを同時に読 み書きするためにアドレスの変換を行うアドレス変換手 段と、上記ホスト通信手段を通して読み込んだデータを 一時的に記憶する一時記憶手段からなるメモリカード装 置において、上記一時記憶手段を複数にし、上記一時記 億手段を上記フラッシュ型EEPROM制御手段の制御により 切り替える切り替え手段を設けるようにした。

[0010]

【作用】本発明によれば、一時記憶手段の容量を、それ ぞれのフラッシュ型EEPROMで一回だけ消去動作を行った ときに確保できる容量以上持つことができなかった場合 でも、複数の一時記憶手段が、切り替え手段によって交 万に切り替わり上位制御装置からのデータの読み込みと 一時記憶手段からフラッシュ型EEPROMへの書き込みを同 時に行うため消去待ち以外の待機時間が発生しない。

[0011]

【実施例】図1は本発明の第1の実施例を示すブロック

図、図5は第1の実施例の動作の説明図である。

【0012】図1において、1は本発明のメモリカード 装置、2はメモリカード装置1内にあるフラッシュ型匠 PROM、3はホストインタフェース4を介してホストCP Uなどから送られるコマンドやアドレスをアクセスコン トローラ5にセットしたり、ホストCPUなどとデータ を読み書きするホストインタフェースコントローラ、5 はホストインタフェースコントローラを介して読み込ん だアドレスやコマンドを解読して、フラッシュ型EEPROM ラッシュ型EEPROMを同時に読み書きするためにアドレス の変換を行うアドレス変換回路、7はホストインタフェ ースコントローラ3を通して読み込んだデータを一時的 に記憶するデータバッファ、8はフラッシュ型EEPROM2 を制御する選択信号、12は二つのデータバッファ7 (1) と7(2) をアクセスコントローラ5の指示によ って切り替えるバッファ切り替え回路である。

【0013】ホストCPUからフラッシュ型EEPROM2に データを書き込む場合、ホストCPUはホストインタフェ ース4を通してホストインタフェースコントローラ3に 20 書き込みアドレスと、書き込むデータ量、そして書き込 みコマンドをセットする。ホストインタフェースコント ローら3は書き込みアドレスと、書き込むデータ量、そ して書き込みコマンドをアクセスコントローラ5にセッ トする。

【0014】アクセスコントローラ5はセットされたコ マンドを解析し、書き込み動作を行う前に書き込むべき アドレスをそれぞれのフラッシュ型EIPROM2(1)ない し2(3)について一回だけ消去単位分消去する。この 間に、データバッファ7(1)とデータバッファ7(2) にはホストインタフェースコントローラ3を通して書き 込みデータがセットされる。消去終了を待ってフラッシ ュ型EEPROM2にデータの書き込みを行うため書き込みア ドレスをアドレス変換回路6にセットして選択信号8を 出力する。

【0015】次にアクセスコントローラ5はバッファ切 り替え回路12を制御してデータバス11がデータバッ ファ7(1)に、データバス10がデータバッファ7 (2) につながるようにする。 そしてアクセスコントロ ーラ5の制御により、データバッファ7(1)からフラ 40 ッシュ型EEPROM2(1)にデータ転送が行われ、転送終 了後書き込み命令が発行される。これによりフラッシュ 型EEPROM2(1)は書き込み動作を開始する。

【0016】次にアクセスコントローラ5はバッファ切

り替え回路12を制御してデータバス10がデータバッ ファ7(1)に、データバス11がデータバッファ7 (2) につながるようにする。 そしてアクセスコントロ ーラ5の制御により、データバッファ7(2)からフラ ッシュ型EEPROM2(2)にデータ転送が行われ、転送終 了後書き込み命令が発行される。これによりフラッシュ 型IEPROM2(2)は書き込み動作を開始する。この時、 同時にホストインタフェースコントローラ3はホストイ ンタフェース4を通して次の書き込みデータをデータバ 2の読み書きを制御するアクセスコントローラ、6はフ 10 ッファ7(1)に書き込む。これらの動作を繰り返すこ とにより、図5に示すように消去したブロックすべてに 待機時間を発生させることなく書き込みデータを書き込 むことができる。

> 【0017】本実施例では、メモリカード装置におい て、データバッファ7を複数にし、データバッファ7を アクセスコントローラ5の制御により切り替えるバッフ ァ切り替え回路12を設けたところに特徴がある。 [0018]

【発明の効果】本発明では、データバッファ7の容量を それぞれのフラッシュ型EPROM2で一回だけ消去動作を 行ったときに確保できる書き込み容量以上持つことがで きなかった場合でも、複数のデータバッファフがバッフ ァ切り替え手段によって交互に切り替わりホストCPU からのデータの読み込みとデータバッファフからフラッ シュ型EEPROM2への書き込みを同時に行うため消去待ち 以外の待機時間が発生しない。

【0019】 このように、データバッファの容量を十分 に確保できない場合でも書き込み速度が低下しない。 【0020】さらに、データバッファ7の容量が小さ 30 く、回路規模を削減できる。

【図面の簡単な説明】

【図1】本発明の一実施例のメモリカード装置の概略構 成を示すブロック図。

【図2】 従来技術のメモリカード装置の概略構成を示す ブロック図。

【図3】従来例の動作の説明図。


【図4】従来例の問題点の説明図。

【図5】実施例の動作の説明図。


【符号の説明】


1…メモリカード装置、2…フラッシュ型EEPROM、3… ホストインタフェースコントローラ、5…アクセスコン トローラ、6…アドレス変換回路、7…データバッフ ァ、8…選択信号、12…バッファ切り替え回路。

【図1】



【図2】





【図5】

図 5

\bigcap	$ \sum_{i=1}^{n} \sum_{j=1}^{n} x_{ij} $	\bigcap	\bigcap	$ \uparrow $
			· 一种的	数件 中中
× # =>	* * 4	報が		書込 配作中 選
メモリホスト	× # =>		推到	검토
× # =>	ホストがスト	海	書込 動作中 送	- 2
* H L	x # =	新		海湖
x # =>	# K 4		2000	
你 畫	×#=	- 基州	松 是	报 报 日 日 日
" "	作礁	光 世 世 世 世 田 田 田 田 田 田 田 田 田 田 田 田 田 田 田	浜蓋	1 ft
* K +		※ 章	→ #	書作中
×₩⊃	* K ~	₹1 #	(1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	
* 14 -	× # =	# 13.5 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4		(2) (2) (4) (4) (4)
× # ⊃	* K 4	12 35	~ #	機器
# K T	メモリホスト		書 記 本 が が が	
メモリ	* ~ ~	無差	養 25年 10年 10年 10年 10年 10年 10年 10年 10	海 (1) (1) (1) (1) (1) (1) (1) (1) (1) (1)
* 14 1	×#=	推奨	검류	1
	ホスト	等	# 蓋	22 33
* H b	メキリ		基項	华蓬
	存業	學派	作業	
ホスト	存織。ホスト	州州	当本	是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是 是
<u> </u>	2)	a -	2 kg	⊋4 en
データ パッファフ (1)	データ バッファ7 (2)	フラッシュ樫 EEPROM2 (1)	フラッシュ型 EEPROM2 (2)	フラッシュ程 EEPROM 2 (3)
j. K	1 2	% ₹	Ž. Š	. ŏ
(\$)	Ž	F P P	7. P. Y.	7 H
•	`	ш	ü	ū

フロントページの続き

(72)発明者 鳥取 猛志 大阪府茨木市丑寅一丁目 1 番88号 日立マ クセル株式会社内